convertir une instruction de verilog en VHDL

< Sujet précédent  Sujet suivant >
Index du Forum -> Forum de l'Electronique -> PSoC, FPGA et VHDL
AuteurMessage
Tunisia.png radiotique
Newbie



Messages : 3
Inscrit(e) le: 30/06/2009
Posté le 26/07/2009 16:23  
convertir une instruction de verilog en VHDL
bonjour a tous,
qui peut m'aider à convertir cette instruction de Verilog en VHDL:

`define EXTEND_CODE 16'hE0

j'ai pas compris la signification de "16'hE0"


merci d'avance

Revenir en haut | Permalien
France.png Claudine75
Member



Messages : 238
Inscrit(e) le: 26/11/2015
Posté le 19/01/2016 16:50  
RE : convertir une instruction de verilog en VHDL
Je félicite beaucoup toutes les personnes qui veille au bon déroulement de ce forum.

voyance en ligne gratuite ; voyance gratuite en ligne par mail



Revenir en haut | Permalien
France.png Claudine75
Member



Messages : 238
Inscrit(e) le: 26/11/2015
Posté le 03/11/2016 13:38  
RE : convertir une instruction de verilog en VHDL
Bravo ! Votre forum est l'un des meilleurs que j'ai vu !
voyance sérieuse et gratuite

Revenir en haut | Permalien

Haut de page

© 2019 Technologue pro, cours électricité électronique informatique · © 2007 - 2019 Technologue pro - Ressources pédagogiques pour l'enseignement technologique en Tunisie
Usage dans un cadre strictement académique

Technologue: cours en ligne gratuit en électricité, électronique, informatique industrielle et mécanique pour l'enseignement technologique en Tunisie et offre des cours en ligne en génie électrique, informatique, mécanique, une base de données de TP, projets fin d'études et un annuaire de ressources pédagogiques
Licence - Sitemap - Qui somme nous ? - confidentialité- Tunisie Index