Technologue pro

Accueil
Forum
T'Chat
Articles de Technologie
Téléchargements
Montages Electroniques

Ressources pédagogiques

Cours Génie Electrique
TP Génie Electrique
Cours Informatique
TP Informatique
Cours Génie Mécanique
Projets fin d'études

Rechercher

Technologue +

Annuaire ARPET
Galerie Photos
Calendrier
Contribuer
Syndication RSS
Inviter un(e) ami(e)
Livre d'Or
Jeux Flash
Nous Contacter

convertir une instruction de verilog en VHDL

< Sujet précédent  Sujet suivant >
Index du Forum -> Forum de l'Electronique -> PSoC, FPGA et VHDL
AuteurMessage
Tunisia.png radiotique
Newbie



Messages : 3
Inscrit(e) le: 30/06/2009
Posté le 26/07/2009 15:23  
convertir une instruction de verilog en VHDL
bonjour a tous,
qui peut m'aider à convertir cette instruction de Verilog en VHDL:

`define EXTEND_CODE 16'hE0

j'ai pas compris la signification de "16'hE0"


merci d'avance

Revenir en haut | Permalien
Google
Annonces
Technologue pro: Cours en électricité, électronique, informatique industrielle et mécanique pour l'enseignement technologique en Tunisie et offre des cours en génie électrique, informatique, mécanique, une base de données de plusieurs TP, projets fin d'études et un annuaire de ressources pédagogiques.